[반도체/엔지니어] SoC Design Engineer

AI 반도체 개발 기업에서 Full chip SoC 설계 및 통합, Sub-System 아키텍처 설계 및 IP 개발을 담당할 SoC Design Engineer를 모집 중에 있습니다. Verilog / System Verilog를 이용한 RTL 설계 경험을 보유한 전문가분들의 많은 지원 바랍니다.

Responsibilities:

• Full chip 및서브 블록 RTL 통합
• Full chip 레벨의Front-End 작업 수행
• Design 환경및 버전 관리 (EDA Workflow 및 Git 기반 환경 유지)
• IP / Design Kit (DK) / Library 관리
• CPU Subsystem 설계
• AMBA AXI3/AXI4 기반Bus 아키텍처 설계 및 인터커넥트 구성
• Clock / Reset / Power 제어로직 설계 및 검증
• 주요Sub-block 개발
• System 수준의성능 분석 및 아키텍처 최적화

Requirements:

• 전자공학, 컴퓨터공학 또는 관련 분야 학사 이상
• Verilog / System Verilog를 이용한 RTL 설계 경험
• System IP에 대한 이해
• Clock Domain Crossing (CDC)에 대한 이해 및 실무 경험
• 주요 EDA 툴 사용 경험 (RTL Simulation, Lint, CDC, Synthesis, Formal Verification 등)
• 6년 이상의 RTL 및 SoC 설계 관련 업무 경력 우대
• Design House와의 Back-End 연계 및 지원 경험 우대
• DFT, FECO 및 양산 경험 우대

About the Company:

AI 반도체 개발 기업

Keywords:

Semiconductor, technology, electronics, engineering, design

Job Ref: CIDNS5